1、负责产品研发中CPLD模块的设计；
2、负责各功能模块的编写、仿真、时序约束/分析、RTL代码的逻辑综合、调试、测试；
配合软件/ 应用人员进行调试；
3、项目相关文档撰写和维护，项目相关代码、工程维护。
任职要求：
1、电力电子、电气工程、自动化或相关专业，3年以上CPLD/FPGA开发经验
2、熟练使用Verilog或VHDL语言,有实际CPLD、FPGA代码编写、调试经验；
3、熟练使用逻辑分析仪、示波器、频谱仪和信号发生器等调试工具；
4、有线通信（USB、485、232、CAN、TTL转PECL等）、以太网、光通信等项目经验优先(优异者条件可放宽)